一種基于FPGA的無(wú)線(xiàn)射頻讀卡器開(kāi)發(fā)與設計

現在我們在超市購物付款時(shí)候只要一個(gè)識別器就可以很快知道價(jià)格，不再是以前的一個(gè)算盤(pán)或者計算器，加快了付款速度，很好地方便了顧客。無(wú)線(xiàn)射頻識別（RFID）技術(shù)是一種自動(dòng)識別技術(shù)。每一個(gè)目標對象在射頻讀卡器中對應唯一的電子識別碼（UID），或者“電子標簽”。標簽附著(zhù)在物體上標識目標對象，如紙箱、貨盤(pán)或包裝箱等。射頻讀卡器（應答器）從電子標簽上讀取識別碼。 

　　基本的RFID系統由三部分組成：天線(xiàn)或線(xiàn)圈、帶RFID解碼器的收發(fā)器和RFID電子標簽（每個(gè)標簽具有唯一的電子識別碼）。表1顯示了常用的四個(gè)RFID頻率及其潛在的應用領(lǐng)域。其中，目前商業(yè)上應用最廣的是超高頻（UHF），它在供應鏈管理中有可能得到廣泛的應用。

　　EPC電子標簽

　　EPC表示電子產(chǎn)品代碼，是RFID電子標簽的標準，它包括電子標簽的數據內容和無(wú)線(xiàn)通信協(xié)議。EPC標準將條形碼規范中的數據信息標準與ANSI或其他標準化組織（802.11b）制定的無(wú)線(xiàn)數據通信標準結合在一起。目前應用在供應鏈管理中的EPC標準，屬于第二代EPC Class-1標準。

　　Class-1標簽在出廠(chǎng)時(shí)已經(jīng)被寫(xiě)入，但也是可以現場(chǎng)下載。通常情況下，一旦標簽已被寫(xiě)入，內存即被鎖定不可再次寫(xiě)入信息。Class-1標簽采用常規的分組傳輸協(xié)議—讀卡器發(fā)送包含相關(guān)命令和數據的數據包，標簽隨后做出響應。

　　惡劣的讀卡器應用環(huán)境

　　RFID的應用環(huán)境可能非常惡劣。信道的工作頻率是免許可的工業(yè)、科技與醫藥（ISM）頻帶。此頻帶中的RFID讀卡器受到來(lái)自無(wú)繩電話(huà)、無(wú)線(xiàn)耳麥、無(wú)線(xiàn)數據網(wǎng)絡(luò )以及其他臨近讀卡器的干擾。必須將每一讀卡器的RF接收器前端設計為能夠抵御強干擾信號，避免產(chǎn)生可導致詢(xún)問(wèn)錯誤的失真。接收器的噪聲必須保持在較低的水平，以便具備足夠的動(dòng)態(tài)范圍，從而以無(wú)錯方式檢測出低電平標簽響應信號。 

　　圖1中所示的讀卡器RF射頻收發(fā)器，是一個(gè)成熟的設計，能夠在存在大量干擾源的惡劣環(huán)境中穩定地工作。發(fā)射器和接收器都帶有一個(gè)高動(dòng)態(tài)范圍直接轉換調制器和解調器，因此最大限度地提高了穩定性并降低了成本。

　　實(shí)用和可靠的射頻接收器設計

　　接收器的核心是Linear公司的LT5516，這是一種高度集成化的直接轉換正交解調器，芯片上提供了一個(gè)精確正交移相器（0度至90度）。來(lái)自天線(xiàn)的信號在通過(guò)射頻濾波器之后，通過(guò)一個(gè)不平衡變壓器直接輸入到解調器輸入端口。由于LT5516的噪聲系數很低，在不需要低噪放大器（LNA）的情況下，仍能保持其21.5dBm IIP3和9.7dB P1dB的性能。

　　在接收數據時(shí)，讀卡器發(fā)射連續載波（未調制），以便為標簽提供電源。在收到請求后，電子標簽通過(guò)對載波進(jìn)行調幅，響應一個(gè)碼流。所采用的調制方式為幅移鍵控（ASK）或者反相-幅移鍵控鍵控（PR-ASK）。解調器帶有兩個(gè)正交移相檢出式輸出端口，因此具備天然的分集接收功能。如果由于多路或相位取消導致某個(gè)通道無(wú)法接收信號，另一條通道（移相90度）就可接收較強的信號，反之亦然。這樣，整體接收可靠性就得以提高。

　　一旦解調完成，即可將I（相內）和Q（正交相位）差分輸出信號以AC方式耦合至一個(gè)運算放大器（被配置為一個(gè)差分放大器），隨后被轉換為單端輸出信號。這個(gè)時(shí)候應將高通角頻率設置為5KHz，低于接收數據流的最小信號頻率，高于最大多普勒頻率（可能被運動(dòng)標簽采用），同時(shí)保持高于電力線(xiàn)頻率（60Hz）。這樣，輸出信號就能利用被配置為四階低通的LT1568順利穿過(guò)低通濾波器。低通角頻率應被設置為5MHz，以便最大碼流信號穿過(guò)濾波器，達到基帶。

　　基帶信號然后被一個(gè)雙路低功耗模數轉換器（LTC2291，分辨率為12位）進(jìn)行數字化處理。由于標簽碼流的帶寬為5KHz至5MHz，LTC2291能夠以25MSps的速率進(jìn)行充分的采樣，從而精確地捕獲解調信號。在需要的時(shí)候，還可在基帶DSP中實(shí)現額外的數字濾波。這樣，接收器就能具備最大的邏輯閾值設置靈活性，該設置可由基帶處理器以數字化方式執行。

　　基帶任務(wù)和數字化射頻信道化處理，可提高用全FPGA解決方案實(shí)現的吸引力和集成度。 

　　高動(dòng)態(tài)范圍射頻發(fā)射器設計

　　發(fā)射器集成了一個(gè)鏡像抑制直接轉換式調制器。LT5568具備很高的線(xiàn)性度和較低的背景噪聲，因此能夠為所發(fā)射的信號提供出色的動(dòng)態(tài)范圍性能。調制器能夠從數模轉換器（DAC）接收正交式基帶I和Q信號，然后直接調制至900MHz發(fā)射頻率。

　　在內部，LO（本地振蕩器）被精確正交移相器分割。經(jīng)調制的射頻信號被合并為一個(gè)單端、單邊帶射頻輸出信號（鏡像被抑制了46dBc）。此外，調制器還帶有匹配的I和Q混合器，從而最大限度地抑制了LO載波信號（至-43dBm）。

　　復合調制電路具備出色的鄰道功率比（ACPR），有助于滿(mǎn)足發(fā)射頻率屏蔽要求。例如，當調制器射頻輸出電平為-8dBm時(shí)，ACPR指標優(yōu)于-60dBc。由于具備更出色的ACPR性能，信號可被放大至許可的1w功率（在美國為+30dBm），或者放大至2w，以符合歐盟規范。在上述兩種情況下，重要的是保持電平固定，因為該電平用于向電子標簽提供電源，并最大化讀卡距離。LTC5505型射頻功率檢測器的內部溫度補償功能，可準確地測定功率，提供穩定的反饋信號，以調節射頻功率放大器的輸出功率。

　　基帶處理和網(wǎng)絡(luò )接口

　　在基帶頻率上，FPGA執行發(fā)送至DAC和來(lái)自模數轉換器（ADC）的波形的信道化任務(wù)。這一過(guò)程也被稱(chēng)為數字中頻處理，涉及濾波、增益控制、頻率轉換和采樣率變化等。FPGA甚至可以并行處理多個(gè)信道。 

　　圖2顯示了一個(gè)射頻讀卡器的架構。其他基帶處理任務(wù)包括：

　　先導字段檢測

　　排序估計

　　調制和解調（ASK、頻移鍵控和相移鍵控）

　　信號產(chǎn)生

　　相關(guān)器處理

　　峰值檢測和閾值設定

　　CRC糾錯和校驗和

　　編碼和解碼（NRZ、Manchester、單極性、差分雙極性和Miller）

　　幀檢測

　　ID去擾

　　安全加密引擎 

所收到的RFID標簽數據可通過(guò)串口或網(wǎng)絡(luò )接口被傳送至企業(yè)系統服務(wù)器。這種傳統的架構正逐步演變?yōu)橐粋�(gè)高級分布式 TCP/IP 網(wǎng)絡(luò )的一個(gè)部分。在該網(wǎng)絡(luò )中，射頻讀卡器將負責管理臨近的標簽。在這種情況下，射頻讀卡器就象是電子標簽和連接至企業(yè)軟件系統的智化分布式數據庫之間的網(wǎng)關(guān)。

　　取決于硬件/軟件功能分區情況，這些基帶任務(wù)即可在FPGA上完成，也可在DSP上完成，或者由二者聯(lián)合執行。Xilinx公司推出了一個(gè)IP內核套件，其中包括FIR、CIC、DDS、DUC、DDC、比特相關(guān)器、正弦/余弦LUT等。這些邏輯電路非常適合執行加密引擎任務(wù)（加密引擎采用移位寄存器和XOR）。針對Xilinx? VirtexTM-4系列的DSP48引擎十分適合執行其他信號處理任務(wù)。

　　一個(gè)基帶處理器負責控制各種基帶處理任務(wù)的功能性和調度，還負責鏈路層協(xié)議。這些基帶處理任務(wù)包括跳頻、發(fā)送前偵聽(tīng)、防沖突算法處理等�；鶐幚砥鬟�提供了以太網(wǎng)、USB、固件等接口。

　　基帶任務(wù)和數字化射頻信道化處理，可提高全FPGA解決方案的吸引力和集成度。FGPA功能、DSP功能，以及基帶處理功能，都可被整合于一個(gè)帶有嵌入式處理器的FPGA。 

　　圖 3 顯示了一個(gè)基于 FPGA 的 RFID 處理器的架構。嵌入式處理器可以是一個(gè)硬核（譬如，Virtex-4 FX產(chǎn)品家族采用的PowerPCTM），還可以是一個(gè)軟核 （譬如SpartanTM設備中采用的MicroBlazeTM），甚至是PowerPC和MicroBlaze的結合體。用戶(hù)可以將內置硬以太網(wǎng)MAC（EMAC）連接至外部以太網(wǎng)物理層，進(jìn)而連接至以太網(wǎng)。另外，用戶(hù)還可使用面向10/100-BaseT的Lite Ethernet MAC IP。

　　PowerPC/MicroBlaze 嵌入式處理器執行以下任務(wù)：

　　EPC數據處理

　　協(xié)議處理

　　詢(xún)問(wèn)調度

　　TCP/IP 網(wǎng)絡(luò )接口

　　控制和監視

　　調制解調器控制

　　升級代理

　　HTTP服務(wù)器

　　SNMP/MIB 處理

　　Xilinx千兆以太網(wǎng)系統參考設計（GSRD）是一個(gè)基于 EDK 的參考系統，能夠在基于TCP/IP的協(xié)議接口和用戶(hù)數據接口之間搭起一座高性能的橋梁。GSRD的組件具備滿(mǎn)足TCP/IP系統每比特和每包開(kāi)銷(xiāo)要求的功能。

　　Xilinx還針對Monta Vista Linux和 Treck堆棧提供了發(fā)射性能基準。采用 Xilinx Platform Studio （XPS）微處理器庫定義的Nucleus PLUS RTOS，為采用MicroBlaze和PowerPC處理器的系統帶來(lái)了新的優(yōu)勢。Nucleus PLUS RTOS尺寸很小，這意味著(zhù)它能夠利用片上現有的存儲器，從而最大限度降低功耗，提高性能。此外，廣泛的中間件使得Nucleus PLUS RTOS成為RFID后端網(wǎng)絡(luò )的理想選擇。 

　　利用XilinxCoolRunnerTM-II型CPLD，手持式射頻讀卡器可連接至硬盤(pán)驅動(dòng)器、QWERTY鍵盤(pán)、可移動(dòng)硬盤(pán)接口、各種顯示設備和其他計算機外設（如圖4所示）。這些CPLD還能幫助應用處理器，并且滿(mǎn)足低功耗、高性能和更小芯片封裝等要求。

　　結論

　　將來(lái)，射頻讀卡器很可能具備前端 DSP功能，譬如射頻協(xié)議處理等。如今，這些功能在獨立式DSP中進(jìn)行處理，將來(lái)，它們很有可能被集成于FPGA。嵌入式軟處理內核已可顯著(zhù)提升DMIPS/MHz性能，不久以后，高版本的處理內核將取代控制讀卡器應用程序的后端外部處理器，從而借助可編程邏輯最大限度地提高射頻讀卡器設備的靈活性，同時(shí)最大限度降低其成本。

一種基于FPGA的無(wú)線(xiàn)射頻讀卡器開(kāi)發(fā)與設計